HEAT TREATMENT OF SILICON WAFER

Patent Number:

JP7321120

Publication date:

1995-12-08

Inventor(s):

YOSHINO SHIRO; others: 02

Applicant(s):

KOMATSU ELECTRON METALS CO LTD

Requested Patent:

Application Number: JP19940135066 19940525

Priority Number(s):

IPC Classification:

H01L21/322; H01L21/26; H01L21/324

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease the residue on the DZ layer of the microscopic defects, which depends on the thermal history of silicon single crystal growth time, and also to decrease the irregularity in defect density and the thickness of the DZ layer in the manufacture of a silicon wafer whereon heat treatment (hereinafter called as a DZIG treatment). CONSTITUTION:A quick heat treatment as shown in the diagram 1 is performed using a lamp annealing device before a DZIG treatment is conducted. To be more precise, a silicon wafer is put in the lamp annealing device which is heated up to 350 deg.C, the temperature is raised to 950 to 1200 deg.C at the heating rate of 50 deg.C/sea or higher, and the temperature range of 1 to 60sec is maintained. As a result, the formation of a microscopic defect, which is grown and revealed in the initial stage of the DZIG treatment, can be suppressed. Accordingly, the density of microscopic defects remaining on a DZ layer can be lowered, and at the same time, the low temperature thermal history when silicon single crystal is grown by quick heat treatment can be eliminated. As a result, the density of microscopic defects and the irregularity in thickness of the DZ laver can be decreased.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-321120

(43)公開日 平成7年(1995)12月8日


(51) Int.Cl. ⁶ H 0 1 L	21/322 21/26	識別記号 Y	庁内整理番号 【	FΙ				技術表示	箇所	
	21/324	D		H01L	21/ 26		L			
				審査請求	未請求	請求項の数2	FD	(全 4	頁)	
(21)出願番号		特顧平6-135066		(71)出願人	(71)出願人 000184713 コマツ電子金属株式会社					
(22)出願日		平成6年(1994)5月	5月25日	(72)発明者	芳野 !	県平塚市四之宮2			子金	
				(72)発明者		… 具平塚市四之宮2	612	コマツ電 -	子金	
				(72)発明者		果平塚市四之宮2	612	コマツ電	子金	

(54) 【発明の名称】 シリコンウェーハの熱処理方法

(57)【要約】

【目的】 イントリンシックゲッタリング構造を付与する熱処理(以下DZIG処理という)を施したシリコンウェーハの製造に当たり、CZ法によるシリコン単結晶育成時の熱履歴に依存する微小欠陥のDZ層への残留や、欠陥密度およびDZ層の厚さのばらつきを低減する。

【構成】 DZIG処理の前に、ランプアニール装置を用いて図1に示す急速熱処理を行う。すなわち、350 °Cに加熱したランプアニール装置にシリコンウェーハを投入し、50 °C/sec以上の昇温速度で950 ~1200 °Cに昇温させ、前記温度範囲を $1\sim60$ sec保持する。これにより、前記DZIG処理の初期に成長して顕在化する微小欠陥の形成を抑制することができる。従って、DZ層に残留する微小欠陥密度が低くなるとともに、前記急速熱処理によってシリコン単結晶育成時の低温熱履歴が消去されるため、微小欠陥密度やDZ層の厚さのばらつきも低減する。



1

【特許請求の範囲】

【請求項1】 シリコンウェーハにイントリンシックゲ ッタリング構造を付与するための熱処理に先立ち、熱放 射アニール装置を用いて急速熱処理を行うことを特徴と するシリコンウェーハの熱処理方法。

【請求項2】 前記急速熱処理は、ランプアニール装置 にシリコンウェーハを投入後、50°C/sec以上の 昇温速度で950~1200°Cに昇温させ、前記温度 範囲を1~60sec保持するものであることを特徴と する請求項1のシリコンウェーハの熱処理方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、シリコンウェーハの熱 処理方法に関する。

[0002]

【従来の技術】チョクラルスキー法(以下CZ法とい う) を用いて成長させたシリコン単結晶を切断、研磨し て得られたウェーハの表層に無欠陥領域(以下D2層と いう)を形成するため、所定の熱処理を施して、前記ウ 構造という) にする技術が従来から用いられている。前 記ΙG構造は、シリコンウェーハの表面から数十μm以 上の深さの部分にゲッタリング源となる高密度のパルク 微小欠陥(以下BMDという)を形成するもので、この BMDはウェーハの表層に存在する不純物の捕獲拠点と して利用される。

【0003】シリコンウェーハにIG構造を付与する熱 処理(以下DZIG処理という)として、たとえば特公 昭62-16539に示されているように、500~9 00°Cに加熱した炉内にシリコンウェーハを投入し、 5~14°C/minの昇温速度で950~1300° Cまで昇温させる方法が知られている。また、特公平3 -19699で開示された熱処理方法は、10°C/m 1 n以上の昇温速度で1000~1400°Cまで昇温 させるものである。一般には、950~1300°C程 度の高温熱処理と400~800°C程度の中・低温熱 処理とを組み合わせた方法が用いられている。

[0004]

【発明が解決しようとする課題】上記DZIG処理にお 程度で行われ、この温度から950~1400°Cの高 温域まで昇温させていく。ところが、ウェーハによって はC2法による単結晶育成中に発生した酸素析出核が前 記昇温過程で成長し、D2層となるべき部分に欠陥が残 留してデバイス特性を悪化させることがある。また、C 2法を用いて育成されたシリコン単結晶はインゴットの 軸方向に沿ってそれぞれ異なる熱履歴を受けているが、 従来のDZIG処理方法では前記熱履歴をそのまま受け 継いでしまうことがある。その結果、BMD密度やDZ 層の厚さがインゴットの長さ方向でばらつく。

【0005】上記問題は、特願平6-44958に示さ れているように、ウェーハ投入時の炉内温度から高温域 までの昇温速度を9~12°C/minに引き上げるこ とによって解決することができる。しかしながら、シリ コンウェーハが8インチ以上に大径化すると、前記昇温 速度が速いためにウェーハにそりやスリップが発生する

という新たな問題が起こるおそれがある。

2

【0006】本発明は上記の問題点に着目してなされた もので、8インチ以上の大径ウェーハを含むシリコンウ 10 ェーハにDZIG処理を施す際に、ウェーハ投入後の昇 **温速度を適切な範囲に抑えることによってそりやスリッ** プの発生を未然に防止するとともに、CZ法によるシリ コン単結晶育成時の熱履歴に依存する欠陥がD2層に残 留せず、BMD密度やDZ層の厚さのばらつきを低減す ることができるようなシリコンウェーハの熱処理方法を 提供することを目的としている。

[0007]

【課題を解決するための手段】上記目的を達成するた め、本発明に係るシリコンウェーハの熱処理方法は、シ ェーハをイントリンシックゲッタリング構造(以下IG 20 リコンウェーハにイントリンシックゲッタリング構造を 付与するための熱処理に先立ち、熱放射アニール装置を 用いて急速熱処理を行うことを特徴とし、前記急速熱処 理は、ランプアニール装置にシリコンウェーハを投入 後、50°C/sec以上の昇温速度で950~120 0° Cに昇温させ、前記温度範囲を1~60sec保持 する構成とした。

[0008]

[0009]

【作用】as-grownウェーハ中に存在する潜在核 のうち、DZIG処理の初期(ウェーハ投入から高温域 に昇温する期間)に成長して顕在化するBMDと、DZ I G処理の初期では収縮し、後期(低温域に保持する期 間) に析出核となり、その後の熱処理によって顕在化す るBMDとがある。初期に成長して顕在化するBMDの 存在比率が高いと、DZ層に残留する欠陥密度が高くな り、BMD密度そのものもシリコン単結晶育成時の熱履 歴に依存してばらつく。これに対して本発明によれば、 シリコンウェーハにDZIG処理を行う前に急速熱処理 を行う構成としたので、前記DZIG処理の初期に成長 して顕在化するBMDの形成を抑制することができる。 けるシリコンウェーハの炉内への投入は通常700°C 40 従って、D2層に残留するBMD密度が低くなるととも に、前記急速熱処理によってシリコン単結晶育成時の低 温熱履歴が消去されるため、BMD密度やD2層の厚さ のばらつきも低減する。また、本発明の急速熱処理条件 ではウェーハにそりやスリップが発生することはない。

> 【実施例】以下に、本発明に係るシリコンウェーハの熱 処理方法の実施例について、図面を参照して説明する。 昇降温プロファイルの一例を示すと図1の通りで、 シリ コンウェーハに対するDZIG処理に先立って行う急速 50 熱処理に適用されるものである。すなわち、常圧の N₂

雰囲気で350° Cに加熱したランプアニール装置にシリコンウェーハを投入し、雰囲気ガスを O_2 に切り換えた上、ランプ出力20%で5sec間昇温させる。次に、ランプ出力を100%に上げ、75° C/secのランプレートでT° Cまで昇温させ、この温度を保持したまま tsecの短時間アニールを行う。その後、ランプ出力を5%に落とし、20° C/secの割合で炉内温度を下げ、更にランプ出力を0%にして500° Cまで下げる。ここで雰囲気ガスを N_2 に切り換えた上、ウェーハを取り出す。

【0010】上記昇降温プロファイルにおいて、ランプレートは50° C/sec以上であればよい。この昇温速度は非常に速いが、熱源として波長0.1~4 μ mのランプを用いているため、ウェーハは均一に加熱され、そりやスリップ発生が起こらない。また、温度Tは950~1200° C、好ましくは1000° Cとする。この場合、温度Tが950° C未満では効果がなく、1200° Cを超えるとスリップなどの問題が起こる。前記温度Tの保持時間 t は1~60 secとする。保持時間 t が60 secを超えてもよいが、効果は変わらない。なお、350° Cに加熱したランプアニール装置にシリコンウェーハを投入後、50° C/sec以上のランプレートでT° Cまで直線的に昇温させ、t sec保持した後ランプ出力を直ちに0%として500° Cまで直線的に降温させてもよい。

[0011] 本発明による熱処理を行うことによってどのような効果が上がるかを確認するため、次の実験を行った。

(1) ランプアニール装置を用いる急速熱処理(Rapid Thermal Processing、以下RT 30 Pという)において、熱処理温度(図1のT)を700° Cおよび1000° Cの2水準、前記温度の保持時間(図1のt)を10secおよび30secの2水準とし、計4水準の熱処理をそれぞれのシリコンウェーハに施した。

(2) 上記各シリコンウェーハに、図2に示すようなD S G Z I G 処理を施した。すなわち、各シリコンウェーハを 7 0 0 ° C の 炉内に投入して15 m i n 保持し、昇温速 り、 度を6° C / m i n として7 0 0° C から1175° C まで昇温させ、1175° C で5 時間保持した。その 40 た。後、3° C / m i n の割合で7 0 0° C まで下げ、4 時間保持した。雰囲気ガスは、前記ウェーハの炉内投入から1175° C に昇温して所定時間が経過するまでの間 はN2 とO2 との混合ガスとし、その後はN2 のみとし 前後た。 のお

(3) 次に、各シリコンウェーハにドライO2 雰囲気中で、1000°C、16時間の熱処理を施した。なお、上記4水準のRTPウェーハと比較するため、RTPを行わないシリコンウェーハに上記(2)のDZIG処理と(3)の熱処理とを施したものを用意した。

【0012】 これらのシリコンウェーハを切断し、断面を鏡面研磨した後、表面から 10μ mおよび 100μ m における BMD 密度を赤外トモグラフで観察したところ、図3に示す結果が得られた。

(1) RTP未処理ウェーハおよびRTP時の熱処理温度を700°C、保持時間を10secまたは30secとしたウェーハでは、表面からの深さ10μm、すなわちD2層のBMD密度が2~3×10⁷個/cm³であるのに対し、前記熱処理温度を1000°C、保持時間を10secまたは30secとしたウェーハのBMD密度は約1桁低い2~3×10⁶個/cm³であり、as-grownレベルにほぼ等しい密度となった。

(2) ウェーハ表面から 100μ mの深さでは、RTP 未処理ウェーハおよびRTP時の熱処理温度を 700° CとしたウェーハのBMD密度が $2\sim5\times10^\circ$ 個/c m³ であるのに対し、前記熱処理温度を 1000° Cとしたウェーハでは $1\sim3\times10^7$ 個/c cm³ と低密度であった。

【0013】RTPを行うことによって、ウェーハ表面 20 から 100μ mの深さのBMD、すなわちゲッタリング 源となるBMDも低密度となる。しかし、DZIG処理 の後半における 700° Cでの保持時間を延長すること により、前記BMDを所定の密度に高めることができる。

【0014】次に、D2層の厚さについて光学顕微鏡による観察の結果、図4に示す結果が得られた。図中の○印はD2層表面から1個目のBMDまでの距離(以下D2-1という)、△印はD2層表面から3個目のBMDまでの距離(以下D2-3という)をそれぞれ示している。

(1) RTP未処理ウェーハおよびRTP時の熱処理温度を 700° C、保持時間を10sec または30sec としたウェーハでは、DZ-1が $20\sim35\mu$ m、DZ-3が $48\sim52\mu$ mであった。

(2) 前記熱処理温度を 1000° C、保持時間を10 secまたは30 secとしたウェーハでは、DZ-1 が $72\sim90\mu$ m、DZ-3が $133\sim156\mu$ mとなり、DZ層の厚さが増すとともに、ばらつきが小さくなった。また、DZ-1とDZ-3との差も大きくなった

[0015]

【発明の効果】以上説明したように本発明によれば、シリコンウェーハにDZIG処理を行う前に1000°C前後の急速熱処理を行うことにしたので、DZIG処理の初期に成長して顕在化するBMDの形成を抑制することができ、DZ層に残留するBMD密度が低くなるとともに、前記急速熱処理によってシリコン単結晶育成時の低温熱履歴が消去されるため、BMD密度やDZ層の厚さのばらつきも低減する。また、本発明の急速熱処理条50件ではウェーハにそりやスリップが発生することはな

5

い。従って、本発明による熱処理方法を適用すれば、8 インチ以上の大径ウェーハに起こり得るスリップなどを 防止することができるようなDZIG処理、すなわち昇 温速度の低いDZIG処理を行っても、DZ層に残留す るBMD密度が低く、かつBMD密度やDZ層の厚さの ばらつきの小さい高品質のDZIG処理ウェーハを容易 に製造することが可能となる。

【図面の簡単な説明】


【図1】シリコンウェーハに対するDZIG処理に先立

って行う急速熱処理における昇降温プロファイルの一例 を示す図である。

【図2】DZIG処理における昇降温プロファイルの一例を示す図である。

【図3】DZIG処理後のシリコンウェーハにおけるBMD密度を、急速熱処理時の条件別に示す図である。

【図4】DZIG処理後のシリコンウェーハにおけるDZ層の厚さを、急速熱処理時の条件別に示す図である。



(4)